Ein sehr interessanter und Leistungsfähiger ADAS-System-Chip von Freescale hat die letzten Wochen für Aufmerksamkeit gesorgt. Ich will diesen SoC aus Sicht der FuSi nach ISO26262 etwas genauer betrachten. Nachdem wir bereits fast serienmäßig Fahrerassistenzsysteme wie z.B. den Spurhalteassistenten im Alltag erleben, streben die Entwicklungen weiter hin zum autonomen Fahren (s. Google). Da wird dann auch die Grenze von Fail-Safe Systemen zu Fail Operational überschritten, was einen ASIL-Sprung von ASIL B zu D gleichkommt. Kann das Flagschiff der S32V Serie (S32V234) den Sprung schaffen ?
Ich möchte zuerst auf die wesentlichen Elemente des SoC eingehen. In der CPU Plattform stehen vier ARM Cortex-A53 und ein Cortex-M4 als Rechenwerk zur Verfügung. Der den Prozessoren zu Verfügung stehende L2-Cache (512k) verfügt über ECC und wird snoopingbasiert kohärent gehalten durch die Snoop-Control-Unit (SCU). Hier sei bereits angemerkt, das die SCE als ein kritisches sicherheitsrelevantes Hardwareelement identifiziert werden kann im Sinne der Datenintegrität. Als SoC internes RAM stehen 4MB (ECC) zu Verfügung. Es kann ein externer DDR-Speicher mit ECC per Quad SPI angebunden werden. Interessant ist auch die Möglichkeit einen weiteren SoC/HostControllerMCU per seriellen Interface (Zipwire, 320Mb/s) anzubinden.
Insgesamt ein interessanter SoC für den Einstieg in die Welt der erweiterten Fahrerassistenzsysteme.